

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-057411

(43)Date of publication of application : 01.03.1994

(51)Int.CI. C23C 14/08

H01L 27/04

(21)Application number : 04-215816

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 13.08.1992

(72)Inventor : HAYASHI SHIGENORI

IIJIMA KENJI

HIRAO TAKASHI

(54) METHOD AND DEVICE FOR PRODUCING DIELECTRIC THIN FILM

(57)Abstract:

PURPOSE: To form a high-quality perovskite-structure oxide dielectric thin film free of pinholes by laminating a conductive coating film and a backing dielectric layer at the interface with a substrate.

CONSTITUTION: A conductive coating film 17 is formed on a substrate 15 of Si, GaAs, glass, etc., directly or through a buffer layer 16. Ti or W is used for the buffer layer 16 and Pt or Pd for the conductive layer 17. A backing dielectric thin film 18 is formed thereon, and then a ferroelectric thin film is formed as a dielectric thin film 19. Gold is vacuum-deposited on the dielectric thin film 19 by using a mask to form an upper electrode 20. The conductive thin film 17 and buffer layer 18 are formed and then treated at $>450^{\circ}\text{C}$.

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平6-57411

(43)公開日 平成6年(1994)3月1日

(51)Int.Cl.⁵
C 2 3 C 14/08
H 0 1 L 27/04

識別記号 庁内整理番号
9271-4K
C 8427-4M

F I

技術表示箇所

審査請求 未請求 請求項の数 7(全 5 頁)

(21)出願番号 特願平4-215816

(22)出願日 平成4年(1992)8月13日

(71)出願人 000005821

松下電器産業株式会社
大阪府門真市大字門真1006番地

(72)発明者 林 重徳
大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72)発明者 飯島 賢二
大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72)発明者 平尾 孝
大阪府門真市大字門真1006番地 松下電器
産業株式会社内


(74)代理人 弁理士 小鍛冶 明 (外2名)

(54)【発明の名称】 誘電体薄膜の製造方法および装置

(57)【要約】

【目的】 ペロブスカイト型酸化物誘電体薄膜を、各種基板上に導電性被膜を介して合成する方法および装置を提供する。

【構成】 誘電体薄膜形成装置に接続された形成槽内において、基板15上に直接、あるいは、緩衝層16を介して、導電性被膜17を形成する。引続き、あるいは、下地誘電体層18を形成した後、ペロブスカイト型酸化物誘電体薄19を形成する。



【特許請求の範囲】

【請求項1】 ABO_3 で構成されるペロブスカイト型複合化合物に対し、真空槽内において、少なくとも1種の導電性被膜を基板上に形成したのち、その真空雰囲気を破ることなく、連続して基板上に堆積させることを特徴とする誘電体薄膜の製造方法。ここで、Aサイトは、Pb、Ba、SrまたはLaの少なくとも1種、Bサイトは、TiおよびZrのうち少なくとも1種の元素を含む。

【請求項2】 導電性被膜と基板との間に、両者と密着性が高く、かつバリア層となる緩衝膜を形成することを特徴とする請求項1記載の誘電体薄膜の製造方法。

【請求項3】 導電性被膜および緩衝膜の形成時の温度、あるいは形成後処理する温度が450℃をこえることを特徴とする請求項1または2記載の誘電体薄膜の製造方法。

【請求項4】 導電性被膜としてPtあるいはPd、緩衝膜としてTiあるいはTiNを用いることを特徴とする請求項1、2または3記載の誘電体薄膜の製造方法。

【請求項5】 ABO_3 で構成されるペロブスカイト型複合化合物に対し、基板上に、 $A'B'O_3$ あるいは $B'O_2$ で構成される下地誘電体層を形成したのち、連続して積層させることを特徴とする誘電体薄膜の製造方法。ここで、AおよびA'サイトは、Pb、Ba、SrまたはLaの少なくとも1種、BおよびB'サイトは、TiおよびZrのうち少なくとも1種の元素を含む。

【請求項6】 下地誘電体層の厚みを100Å以下とすることを特徴とする請求項5記載の誘電体薄膜の製造方法。

【請求項7】 ABO_3 で構成されるペロブスカイト型複合化合物に対し、少なくとも2つの蒸着源を用いて、誘電体薄膜の構成元素を含む材料の蒸発速度を独立に制御して同時あるいは順次蒸着する機構を有し、かつ、これとは独立に、かつ事前に大気に晒すことなく導電性被膜を基板表面に形成する機構を有する誘電体薄膜の製造装置。ここで、Aサイトは、Pb、Ba、SrまたはLaの少なくとも1種、Bサイトは、TiおよびZrのうち少なくとも1種の元素を含む。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、薄膜の製造方法と装置に関するものである。特に、誘電体薄膜の製造に関するものである。

【0002】

【従来の技術】 薄膜化技術は、エレクトロニクス分野、特に、半導体製造プロセスを中心に発展し、新材料の開発と共に進歩してきた。これらの薄膜は、単体元素の場合はごくまれで、一般に合金あるいは化合物である場合が多く、形成方法により著しく特性が変化する。これら新材料の創成およびそのデバイス化は、人工格子材料な

どに代表されるように、薄膜化技術の向上によるところが多い。

【0003】 近年注目されている薄膜材料に、 ABO_3 で構成されるペロブスカイト型構造を有する誘電体材料がある。ここで、Aサイトは、Pb、Ba、SrまたはLaの少なくとも1種、Bサイトは、TiおよびZrのうち少なくとも1種の元素を含む。 $(Pb_{1-x}La_x)(Zr_yTi_{1-y})_{1-x/4}O_3$ 系、 $BaTiO_3$ 系に代表される強誘電体は、優れた強誘電性、圧電性、焦電性、電気光学特性等を示し、これを利用した種々の機能デバイスが検討されている。特に、半導体ICの分野においては、新しいデバイス、不揮発性メモリーへの応用が期待されている。また、 $SrTiO_3$ 系は強誘電性こそ示さないものの、高誘電率材料として超高密度DRAMのキャパシタ絶縁膜への応用が期待されている。

【0004】 これらの材料の特性の向上あるいは集積化のためには、その薄膜化が非常に重要であり、特に、Siなどの半導体基板上に作製する技術の開発が重要である。その高性能化を考えた場合、単結晶薄膜あるいは配向膜であることが望ましく、ヘテロエピタキシャル技術の開発が重要である。さらには、その構造を人工格子的にあるいは原子層レベルで制御したり、異種材料を積層させたりといった、高機能の薄膜形成技術も材料設計の面から切望されている。これらに関する研究は、様々な薄膜堆積法に基づいて、多くの研究機関で行われてきた。しかし、組成、結晶構造等を制御して所望の特性を有する薄膜を得ることは、一般には容易ではなかった。

【0005】

【発明が解決しようとする課題】 薄膜の結晶性は、基本的に基板材料・化学組成・形成温度で制御される。一般に、基板との格子不整合を少なくし、活性度の高い堆積方法を用いて、化学組成を合致させれば低温で結晶性の被膜が得られる。

【0006】 酸化物誘電体の薄膜化において従来最も一般的に用いられていたスパッタリング法では、ターゲット材料である酸化物焼結体と形成された被膜とのあいだに、化学組成にずれが生じ易く、しかもスパッタリング条件に大きく左右される。活性度の高い、非熱平衡プロセスであるために、形成温度はかなり低減されているものの、良好な結晶性の被膜を得るには、依然、600℃前後の高い基板温度が必要であり、そのため基板との相互拡散や柱状成長によるピンホールなども生じやすい。従来、サファイア、酸化マグネシア等の単結晶基板上には、単結晶薄膜あるいはc軸配向膜が得られてきたが、これらの材料のデバイスへの応用、高性能化、高機能化を考えた場合、高品質の、しかも非常に薄い薄膜を半導体等の基板上に作製する技術の開発が重要である。すなわち、Si、GaAsおよびガラス(SiO_2)基板上に、あるいは適当な下地電極を介してヘテロエピタキシャル成長させる必要があり、下地となる基板との相互拡

3

散、柱状成長や粉塵によるピンホールの影響を回避する必要がある。基板温度の低減のみならず、堆積過程の前処理として、表面改質あるいは緩衝膜形成を行ったり、下地電極膜等を形成しておく必要がある。

【0007】

【課題を解決するための手段】非常に薄く、しかもピンホールのない、高品質のペロブスカイト型酸化物誘電体薄膜を得るには、粉塵および、あるいは柱状成長によるピンホールの影響と誘電体薄膜／導電性被膜／基板間の相互拡散の影響を回避する必要がある。

【0008】本発明にかかる薄膜の製造方法においては、ペロブスカイト型酸化物薄膜を、それがエピタキシャル成長するにふさわしい導電性被膜を基板上に形成した後、大気に晒すことなく同一真空槽内において形成することにより、粉塵等の影響を排除している。相互拡散については、導電性被膜と基板との間に、両者に馴染みがよくバリア層となる緩衝膜を設けて、これを抑制している。さらに、柱状成長を回避するために、下地との間に、誘電体薄膜本来の動作特性に大きな影響を与えない程度の、極く薄い誘電体被膜を設けている。

【0009】このような薄膜形成方法を実現するため、本発明者にかかる薄膜形成装置においては、 ABO_3 で構成されるペロブスカイト型誘電体薄膜と $A'B'O_3$ あるいは $B'O_2$ で構成される下地誘電体層を積層できる多元蒸着機構とこれとは独立に、かつ事前に大気に晒すことなく導電性被膜を基板表面に形成する機構を併設している。

【0010】

【作用】本発明にかかる誘電体薄膜製造方法においては、基板との界面に、導電性被膜、下地誘電体層あるいは緩衝膜を、同一形成槽内、あるいは大気に晒すことなく積層することによって、非常に薄く、しかもピンホールのない、高品質のペロブスカイト型酸化物誘電体薄膜を Si 、 $GaAs$ およびガラス(SiO_2)基板上にも形成できる。

【0011】さらに、本発明では、誘電体薄膜成長に適した下地誘電体層、および下地電極と基板との良好なコンタクトを形成する緩衝膜を見いだしている。

【0012】

【実施例】本発明の実施例を図面と共に説明する。

【0013】図1に本発明にかかる薄膜形成装置の一実施例を示す。本形成装置は、2つの独立な第1形成槽1および第2形成槽2を有し、しかも、基板加熱ホルダ3の移動によって、異種材料を連続的に形成し、積層膜を形成できる機構を有している。第1形成槽1の主たる堆積機構としては、イオン源4、5、6および7による4元のイオンビームスパッタ法を用いており、ターゲット8、9、10および11には、金属あるいはセラミックス焼結体を用いる。イオンビーム電流の制御およびシャッタリングによって、被膜の組成および構造制御を行う

4

ことができる。第2形成槽2の主たる堆積機構としては、3元の蒸着源12、13および14を有する電子ビーム蒸着法を用いており、堆積前の基板、あるいは堆積後の被膜の表層構造制御を目的としている。

【0014】図2に本発明にかかるペロブスカイト型誘電体薄膜の一実施例を示す。基板15としては、 Si 、 $GaAs$ およびガラス(SiO_2)基板を用いる。第2形成槽において、この上に直接、あるいは、緩衝層16を介して、導電性被膜17を形成する。第1形成槽において、さらに、この上に、あるいは、下地誘電体層18をも介して、誘電体薄膜19を形成する。

【0015】まず、第2形成槽において、基板15上に直接、あるいは、緩衝層16を介して、導電性被膜17を形成する。緩衝層16としては、 Ti あるいは W を、導電性被膜17としては、 Pt あるいは Pd を、いずれも電子ビーム加熱で形成した。本発明者らは、誘電体薄膜19あるいは下地誘電体層18を成長させる良好な下地として、これらの導電性被膜が有効であることを確認した。また、緩衝層16は、基板15と導電性被膜17との相互拡散に対する有効な拡散障壁となることを確認した。本発明者らは、さらに、導電性被膜および緩衝膜の形成時の温度、あるいは形成後処理する温度を $450^{\circ}C$ 以上とすることにより、基板との密着性、誘電体薄膜形成時の安定性を最小限の膜厚 1000\AA 以下で達成できることを見いだした。

【0016】次に、基板15を基板加熱ホルダ3ごと第1形成槽1に搬送し、ペロブスカイト型誘電体薄膜19を形成する。誘電体薄膜19として、例えば、強誘電体薄膜 $Pb_{0.79}La_{0.21}Ti_{0.95}O_3$ を形成する。ターゲット8、9、10および11にそれぞれ Pb 、 La 、 Ti 、 Zr の金属ターゲットを用い、スパッタイオンビーム電流の制御およびシャッタリングによって、被膜の組成および構造制御を行うことができる。酸素は、基板15付近に設けた導入口より供給し、これによる形成装置内の酸素の分圧は、 8×10^{-5} torrとした。本発明者らは、基板温度範囲：室温 $\sim 750^{\circ}C$ において、 $1000 \sim 2000\text{\AA}$ の被膜を形成した。被膜の結晶性は、基板温度の上昇と共に、アモルファス \rightarrow パイロクロア相 \rightarrow ペロブスカイト相と変化し、本構成の場合、結晶性の高いペロブスカイト構造の誘電体被膜を形成させるためには、 $600^{\circ}C$ 前後が適当であることを確認した。

【0017】次に、誘電体薄膜19を形成装置より取り出し、上部電極20として、金を、直径 0.5mm のマスクを用いて真空蒸着した。本発明の様に誘電体薄膜19、導電性被膜17を大気にさらすことなく連続形成したことにより、誘電体薄膜19の膜厚がきわめて薄いにもかかわらず、ピンホールは著しく減少し、良好な電気的特性を示した。LCRメータを用いて測定した比誘電率は、周波数 100Hz で600と大きかった。また、ソーヤ・タワー回路を用いて測定した、分極反転特性を示すD-E

ヒステリシスは、図3に示すように良好な強誘電性を示した。


【0018】比較のため、Si(100)基板上に直接形成した場合には、結晶性は、あまり良好でなく、電気的性質も、比誘電率が、周波数100Hzで100とやや小さく、また、D-Eヒステリシスは、強誘電性を示すものの、特性的には良好でなかった。強誘電体の結晶性、Si基板との界面での相互拡散の問題があると考えられる。

【0019】Si基板のほか、SiO₂、GaAs基板の場合にも、直接、あるいは、導電性被膜17のみを用いた場合には、相互拡散の影響が大きく良好な特性は得られなかった。本発明者らは、導電性被膜17のPtおよびPd、緩衝層16のTiおよびW、いずれの組合せにおいても緩衝層16を500Å以上1000Å以下とすれば、必要かつ十分に、良好な誘電体薄膜を得ることができることを確認した。誘電体薄膜19/導電性被膜17/緩衝層16/基板15構成の各構成元素の深さ分布は、図4のPb_{0.79}La_{0.21}Ti_{0.95}O₃/Pt/Ti/Siの例に示すように、基板構成元素の誘電体薄膜中への拡散は見られなかった。

【0020】さらに、本発明者らは、第1形成槽1における誘電体薄膜19形成前に、導電性被膜17上に下地誘電体層18を形成することにより、結晶性の優れたピンホールのない誘電体薄膜19が得られることを見いだした。先のPb_{0.79}La_{0.21}Ti_{0.95}O₃誘電体薄膜の場合には、誘電体膜形成前に下地誘電体層18として、イオン源3によりターゲット10(Ti金属ターゲット)をスパッタして、TiO₂層を形成した。本発明者らは、ABO₃で構成されるペロブスカイト型誘電体薄膜の下地誘電体層として、同じ構成元素を用いたA'B'O₃あるいはB'O₂で構成される誘電体薄膜が有効で、その膜厚として100Åで十分であることを見いだした。

【0021】本発明にかかる薄膜製造装置は、ペロブスカイト型酸化物誘電体の他、高温超電導体等類似の多元系の酸化物の薄膜化に有効である。これらの材料をエレクトロニクス素子に応用するには、半導体基板やチップ上に、損傷をあたえず、結晶性良く成長させる必要がある。その点で、良好な導電膜を介して、所望の特性を有する誘電体薄膜を形成することができる本製造装置はき

【図1】



わめて有効である。

【0022】

【発明の効果】本発明により、酸化物誘電体を薄膜化するプロセスが提供され、工業上極めて大きな価値を有するものである。誘電体を半導体メモリに応用するには、半導体基板上に形成する必要があるが、本発明により非常に高精度の誘電体薄膜が実現できる。

【図面の簡単な説明】

【図1】本発明の一実施例の薄膜製造装置の基本構成断面図

【図2】本発明の一実施例の誘電体薄膜の基本構成断面図


【図3】本発明の一実施例の強誘電体薄膜Pb_{0.79}La_{0.21}Ti_{0.95}O₃の分極反転特性をあらわすD-Eヒステリシスを示す図

【図4】本発明の一実施例のPb_{0.79}La_{0.21}Ti_{0.95}O₃の基本構成元素の深さ分布を示す図

【符号の説明】

- 1 第1形成槽
- 2 第2形成槽
- 3 基板加熱ホルダ
- 4 イオン源
- 5 イオン源
- 6 イオン源
- 7 イオン源
- 8 ターゲット
- 9 ターゲット
- 10 ターゲット
- 11 ターゲット
- 12 蒸着源
- 13 蒸着源
- 14 蒸着源
- 15 基板
- 16 緩衝層
- 17 導電性被膜
- 18 下地誘電体層
- 19 誘電体薄膜
- 20 上部電極


【図2】



(5)

特開平 6-57411

【図 3】



【図 4】

